Security Monitoring in Heterogeneous Computing​

Publié le
Equipe
Lieu
CentraleSupélec Rennes
Unité de recherche
IRISA - UMR 6074
Description du sujet de la thèse

La meilleure stratégie pour sécuriser une application nécessite de recourir à différentes approches préventives. Toutefois, ces approches ne sont pas systématiquement employées ni infaillibles. Il est donc important de surveiller l’exécution du système, sur l'hôte lui-même (HIDS), afin de détecter d’éventuelles intrusions. Par ailleurs, de nombreuses approches ont été proposées dans la littérature pour surveiller l’exécution d’applications s’exécutant sur un CPU. Toutefois, un nombre croissant d'applications (par exemple, les applications implémentant des algorithmes d’IA) sont hybrides, i.e. elles déportent une partie de leur calcul sur différentes unités d’exécutions hétérogènes (CPU, GPU, NPU, FPGA, etc.), ce qui complexifie leur supervision. Nous souhaitons développer une approche de détection d’intrusion pour les applications hybrides.​ 

Bibliographie

1] A. Ardeshiricham, W. Hu, J. Marxen et R. Kastner. “Register transfer level information flow tracking for provably secure hardware design”. In: Design, Automation Test in Europe Conference Exhibition (DATE), 2017, p. 1691-1696​​​​ 

​​​​​[2] Armaiti Ardeshiricham, Yoshiki Takashima, Sicun Gao et Ryan Kastner. “VeriSketch : Synthesizing Secure Hardware Designs with Timing-Sensitive Information Flow Properties”. In: Proceedings of the 2019 ACM SIGSAC Conference on Computer and Communications Security. CCS ’19. London, United Kingdom: Association for Computing Machinery, 2019, p. 1623-1638.​​​​ 

​​​​​[3] Andrew Ferraiuolo, Rui Xu, Danfeng Zhang, Andrew C. Myers et G. Edward Suh. “Verification of a Practical Hardware Security Architecture Through Static Information Flow Analysis”. In: Proceedings of the Twenty-Second International Conference on Architectural Support for Programming Languages and Operating Systems. ASPLOS ’17. Xi’an, China: Association for Computing Machinery, 2017, p. 555-568​​​​ 

​​​​​[4] Hari Kannan, Michael Dalton et Christos Kozyrakis. “Decoupling dynamic information flow tracking with a dedicated coprocessor”. In: Dependable Systems & Networks, 2009.IEEE. 2009, p. 105-114​​​​ 

​​​​​[5] Xun Li, Mohit Tiwari, Jason K. Oberg, Vineeth Kashyap, Frederic T. Chong, Timothy Sherwood et Ben Hardekopf. “Caisson: A Hardware Description Language for Secure Information Flow”. In: Proceeding of the 32nd ACM SIGPLAN Conference on Programming Language Design and Implementation. PLDI ’11. San Jose, California, USA: Association for Computing Machinery, 2011, p. 109-120​​​​ 

​​​​​[6] C. Pilato, K. Wu, S. Garg, R. Karriet F. Regazzoni. “TaintHLS: High-Level Synthesis for Dynamic Information Flow Tracking”. In: IEEE Transactions on Computer-Aided Design of Integrated Circuits andSystems38.5 (2019), p. 798-808​​​​ 

​​​​​[7] Feng Qin, Cheng Wang, Zhenmin Li, Ho-seop Kim, Yuanyuan Zhou et Youfeng Wu. “LIFT: A Low-Overhead Practical Information Flow Tracking System for Detecting Security Attacks”. In: Proceedings of the 39th Annual IEEE/ACM International Symposium on Microarchitecture. MICRO 39. USA: IEEE Computer Society, 2006, p. 135-148​​​​ 

​​​​​[8] G Edward Suh, Jae W Lee, David Zhang et Srinivas Devadas. “Secure program execution via dynamic information flow tracking”. In: Acm Sigplan Notices. T. 39. 11. ACM. 2004, p. 85-96​​​​ 

​​​​​[9] M. A. Wahab, P. Cotret, M. N.Allah, G. Hiet, V. Lapôtre et G. Gogniat. “ARMHEx: A hardware extension for DIFT on ARM-based SoCs”. In: 27th International Conference on Field Programmable Logic and Applications (FPL). 2017​​​​ 

​​​​​[10] Nickolai Zeldovich, Silas Boyd-Wickizer, Eddie Kohler et David Mazières. “Making Information FlowExplicit in HiStar”. In: Proceedings of the 7th USENIX Symposium on Operating Systems Design and Implementation - Volume 7. OSDI ’06. Seattle, WA, 2006, p. 19-19​​​​ 

​​​​​[11] Giacomo Valente, Tiziana Fanni, Carlo Sau, Tania Di Mascio, Luigi Pomante, and Francesca Palumbo. 2021. A Composable Monitoring System for Heterogeneous Embedded Platforms. ACM Trans. Embed. Comput. Syst. 20, 5, Article 42 (September 2021), 34 pages.​​​​ 

​​​​​[12] M. B. Hammouda, P. Coussy and L. Lagadec, "A Unified Design Flow to Automatically Generate On-Chip Monitors During High-Level Synthesis of Hardware Accelerators," in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 36, no. 3, pp. 384-397, March 2017, doi: 10.1109/TCAD.2016.2587278.​​​​ 

​​​​​[13] Minjun Seo and Roman Lysecky. 2018. Non-Intrusive In-Situ Requirements Monitoring of Embedded System. ACM Trans. Des. Autom. Electron. Syst. 23, 5, Article 58 (September 2018), 27 pages. https://doi.org/10.1145/3206213​​​​ 

Liste des encadrants et encadrantes de thèse

Nom, Prénom
Hiet, Guillaume
Type d'encadrement
Directeur.trice de thèse
Unité de recherche
UMR 6074
Département
Equipe

Nom, Prénom
Wilke Pierre
Type d'encadrement
Co-encadrant.e
Unité de recherche
UMR 6074
Département
Equipe
Contact·s
Nom
Wilke Pierre
Email
pierre.wilke@centralesupelec.fr
Mots-clés
cybersécurité, matériel, FPGA