Le projet de thèse GUARDONE vise à renforcer la sécurité des microprocesseurs RISC-V contre les attaques sur le flot de contrôle et les chevaux de Troie matériels, déclenchables par logiciel. Ces attaques permettent d’exécuter des logiciels non autorisés ou de manipuler des données protégées. La solution proposée repose sur l’intégration de moniteurs de sécurité matériels (HSMs) [PAL21] utilisant des algorithmes de machine learning légers pour détecter et bloquer en temps réel les anomalies dans l’exécution des programmes.
L’objectif est d’améliorer les mécanismes existants comme la protection mémoire physique (PMP), souvent vulnérables, en intégrant des solutions matérielles robustes, adaptatives et performantes [PAL23]. Le projet s’appuie sur des plateformes FPGA pour valider ces innovations, permettant de cibler des configurations RISC-V spécifiques et des scénarios d’attaques variés. En s’inscrivant dans une dynamique régionale et nationale en cybersécurité, cette thèse explore une approche originale mêlant intelligence artificielle et sécurité matérielle pour répondre à des menaces complexes et évolutives.
Les principales étapes de cette thèse incluent :
- La capture et simulation des traces d'exécution sous différents scénarios d’attaques.
- La conception de modules HSM autonomes, suivie de leur intégration dans des cœurs RISC-V.
- La validation de la solution avec des tests de scalabilité et des analyses de performance.
[PAL21] Palumbo, Alessandro, et al. "A lightweight security checking module to protect microprocessors against hardware trojan horses." 2021 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT). IEEE, 2021.
[PAL23] Palumbo, Alessandro, et al. "Improving the Detection of Hardware Trojan Horses in Microprocessors via Hamming Codes." 2023 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT). IEEE, 2023.