Publications de Dominique Lavenier

HDR

1. D. Lavenier. Conception d'architectures systoliques intégrées.  Habilitation à diriger des recherches, Université de Rennes 1, Octobre 1997.

Articles de Journaux

1. D. Lavenier. An FPGA Systolic Array Using Pseudo Random Bit Generator for Computing Goldbach Partitions.  Integration, The VLSI Journal, 30(1), 2000.
2. D. Lavenier. Speeding up genome computations with a systolic accelerator.  SIAM news, 31(8):1-7, Octobre 1998.
3. P. Guerdoux-Jamet, D. Lavenier. SAMBA: Hardware Accelerator for Biological Sequence Comparison.  CABIOS, 13(6), Décembre 1997.
4. S. Rubini, D. Lavenier. Les Architectures Reconfigurables.  Calculateurs Parallèles, 9(1), 1997.
5. D. Lavenier. Dedicated Hardware for Biological Sequence Comparison.  Journal of Universal Computer Science, 2(2):77-86, Février 1996.
6. R. McConnell, D. Lavenier. Prototyping of VLSI Component from a Formal Verification.  Journal of VLSI Signal Processing, 12(1):1-10, 1996.
7. D. Lavenier, F. Raimbault, P. Frison. I/O and Computation Overlap on SIMD Systolic Arrays.  Journal of VLSI Signal Processing, 9(3), Avril 1995.
8. L. Audoire, J.J. Codani, D. Lavenier, P. Quinton. Machines spécialisées pour la comparaison de séquences biologiques.  Technique et science informatiques, 14(1):9-22, Janvier 1995.
9. F. Charot, P. Frison, É. Gautrin, D. Lavenier, P. Quinton, C. Wagner. From equations to hardware. Towards the systematic mapping of algorithms onto parallel architectures.  International Journal of Pattern Recognition and Artificial Intelligence, 8(2):417-438, 1994.

Chapitres de livres

1. D. Lavenier, P. Quinton, S. Rajopadhye. Advanced Systolic Design.  in Digital Signal Processing for Multimedia Systems, Chapitre 23, pages 657-692, Marcel Dekker, Signal Processing Series, 1999.

Conférences Internationales

1. D. Lavenier, J. Theiler, J. Szymanski, M. Gokhale, J. Frigo. FPGA Implementation of the Pixel Purity Index Algorithm for Hyper-Spectral images.  SPIE Photonics East, Workshop on Reconfigurable Architectures, Boston, MA, USA , Novembre 2000.
2. J. Theiler, D. Lavenier, N. Harvey, S. Perkins, J. Szymanski. Using blocks of skewers for faster computation of pixel purity index.  SPIE International Conference on Optical Science and Technology, San Diego, CA, USA, Août 2000.
3. E. Fabiani, D. Lavenier. Placement of Linear Arrays.  FPL 2000, 10th International Conference on Fiels Programmable Logic and Applications, Villach, Austria, Août 2000.
4. D. Lavenier, Y. Saouter. Computing Goldbach partitions using pseudo-random bit generator operators on a FPGA systolic array.  FPL'98: Eight International Workshop on Field Programmable Logic and Applications, Tallin, Septembre 1998.
5. E. Fabiani, D. Lavenier, L. Perraudeau. Loop Parallelization on a Reconfigurable Coprocessor.  WDTA'98: Workshop on Design, Test and Applications, Dubrovnik, Juin 1998.
6. D. Lavenier, J.L. Pacherie. Parallel Processing for Scanning Genomic Data-Bases.  PARCO'97, Bonn, Septembre 1997.
7. P. Guerdoux-Jamet, D. Lavenier, C. Wagner, P. Quinton. Design and Implementation of a Parallel Architecture for Biological Sequence Comparison.  EURO-PAR'96 Parallel Processing, L. Bougé et al. (ed.), LNCS, pages 11-24, Août 1996.
8. P. Guerdoux-Jamet, D. Lavenier. Systolic Filter for Fast DNA Similarity Search.  International Conference on Application Specific Array Processors - ASAP'95, pages 145-156, Strasbourg, Juillet 1995.
9. J.P. Banâtre, D. Lavenier, M. Vieillot. From high level programming model to FPGA machines.  FPGAs for Custom Computing Machines, pages 119-124, Napa Valley, California, Avril 1994.

Workshops et Symposium

1. D. Lavenier, R. McConnell. From behavioral to RTL models: an approach.  Proceedings of the 5th IEEE International Workshop on Rapid System Prototyping, Grenoble, France, Juin 1994. (abstract)

Conférences Nationales

1. D. Lavenier, Y. Solihin, K. Cameron. Reconfigurable Arithmetic and Logic Unit.  SYMPA'6, 6eme Symposium en Architecture de Machines, Besancon, France, Juin 2000.
2. D Lavenier. Calcul, Architectures et Circuits Reconfigurables.  Colloque CAO de circuits intégrés et systèmes, Aix en Provence (Fuveau), Mai 1999.
3. D. Lavenier, C. Wagner. Conception d'un réseau systolique à partir de C-stolic. Application à la biologie moléculaire.  4ème Symposium Architectures Nouvelles de Machines, Rennes, Février 1996.
4. D. Lavenier. Architecture Parallèle pour la comparaison de séquences biologiques.  École d'été du CNRS sur le parallélisme, Lyon, Juillet 1994.

Rapports de recherche

1. D. Lavenier. FPGA Implementation of the K-means Clustering Algorithm for Hyper-Spectral Images.  Rapport de Recherche Los Alamos National Laboratory, NoLA-UR00-3079, Juillet 2000.
2. E. Fabiani, D. Lavenier. Using knapsack technique to place linear arrays on FPGA.  Rapport de Recherche IRISA, No1335, Juillet 2000.
3. Y. Solihin, K. Cameron, Y. Luo, D. Lavenier, M. Gokhale. Boosting the Speed-up of Future Processor Architecture s by using Mutable Fuctional Units.  Rapport de Recherche Los Alamos National Laboratory, NoLA-UR99-6768, Décembre 1999.
4. D. Lavenier, Y. Solihin, K. Cameron. Integer/Floating-point Reconfigurable ALU.  Rapport de Recherche Los Alamos National Laboratory, NoLA-UR99-5535, Novembre 1999.
5. D. Lavenier, L. Perraudeau. Reconfigurable Co-Processors: from Nested Loops to FPGA Systolic Arrays.  Rapport de Recherche Dagstuhl, No201, Février 1998.
6. D. Lavenier. SAMBA: Systolic Accelerator for Molecular Biological Application.  Rapport de Recherche IRISA, No988, Mars 1996.
7. D. Lavenier, R. McConnell. A Component Model for Synchronous VLSI System Design.  Rapport de Recherche Irisa, No822, Mai 1994.
8. J.P. Banâtre, D. Lavenier, M. Vieillot. From high level programming model to FPGA machines.  Rapport de Recherche Irisa, No810, Janvier 1994.
9. L. Audoire, J.J. Codani, D. Lavenier, P. Quinton. Machines spécialisées pour la comparaison de séquences biologiques.  Rapport de Recherche Irisa, No795, Janvier 1994.
10. D. Lavenier, F. Raimbault, P. Frison. I/O and computation overlap on SIMD systolic Arrays.  Rapport de Recherche Irisa, No770, Novembre 1993.

---

Les documents contenus dans ces répertoires sont rendus disponibles par les auteurs qui y ont contribué en vue d'assurer la diffusion à temps de travaux savants et techniques sur une base non-commerciale. Les droits de copie et autres droits sont gardés par les auteurs et par les détenteurs du copyright, en dépit du fait qu'ils présentent ici leurs travaux sous forme électronique. Les personnes copiant ces informations doivent adhérer aux termes et contraintes couverts par le copyright de chaque auteur. Ces travaux ne peuvent pas être rendus disponibles ailleurs sans la permission explicite du détenteur du copyright.

---

Webmaster : cosi_webmaster@irisa.fr Ces pages sont créées automatiquement par le programme bib2html du projet Vista de l'IRISA-INRIA Rennes