Publications 1994

A. Kerihuel, R. McConnell, S. Rajopadhye. VSDF: synchronous data flow for VLSI. Proceedings of the 37th Midwest Symposium on Circuits and Systems, Lafayette, Louisiane, Août 1994.
Résumé : This article describes a modified Synchronous Data Flow model which is suitable for modeling synchronous VLSI circuits. The target model takes advantage of the synchronous nature of the operations to eliminate buffering between circuits where possible. We introduce a temporal notation, and define functions relevant to constructing a system.

A. Kerihuel, R. McConnell, S. Rajopadhye. VSDF: synchronous data flow for VLSI. Rapport de Recherche Irisa, No843, Juin 1994.
Résumé : Cet article présente des graphes de flots de données synchrones adaptés pour la conception d'application dédiées en VLSI. Une notation temporelle ainsi que les fonctions nécessaires à son utilisation pour la modélisation des événements dans un système périodique sont données. Des contraintes sont alors ajoutées aux graphes en vue de la détermination d'horloges périodiques et régulières capables d'effectuer les tranferts de données nécessaires aux différentes opérations. Quelques exemples d'utilisation de la notation sont également proposés.

D. Lavenier, R. McConnell. From behavioral to RTL models: an approach. Proceedings of the 5th IEEE International Workshop on Rapid System Prototyping, Grenoble, France, Juin 1994.
Résumé : Nous présentons un modèle de bibliothèque de composants VLSI synchrones périodiques qui précise à la fois le fonctionnement et l'aspect temporel des composants, sans détailler la réalisation interne. Ceci permet de s'assurer qu'un schéma dessiné à l'aide de ces composants est bien synchronisé. Les conditions d'initialisation et de terminaison sont aussi considérées. Nous introduisons une boîte-à-outils logicielle pour préciser les horloges, puis nous les appliquons à l'elaboration des modèles RTL à partir des modèles comportementals.

A. Kerihuel, R. McConnell, S. Rajopadhye. Des graphes de flots de données synchrones pour le VLSI. Actes des 6èmes rencontres francophones du parallélisme, ENS Lyon, France, Juin 1994.
Résumé : Cet article présente des graphes de flots de données synchrones adaptés pour la conception d'application dédiées en VLSI. Une notation temporelle ainsi que les fonctions nécessaires à son utilisation pour la modélisation des événements dans un système périodique sont données. Des contraintes sont alors ajoutées aux graphes en vue de la détermination d'horloges périodiques et régulières capables d'effectuer les tranferts de données nécessaires aux différentes opérations.

Les documents contenus dans ces répertoires sont rendus disponibles par les auteurs qui y ont contribué en vue d'assurer la diffusion à temps de travaux savants et techniques sur une base non-commerciale. Les droits de copie et autres droits sont gardés par les auteurs et par les détenteurs du copyright, en dépit du fait qu'ils présentent ici leurs travaux sous forme électronique. Les personnes copiant ces informations doivent adhérer aux termes et contraintes couverts par le copyright de chaque auteur. Ces travaux ne peuvent pas être rendus disponibles ailleurs sans la permission explicite du détenteur du copyright.

Webmaster : cosi_webmaster@irisa.fr
Ces pages sont créées automatiquement par le
programme bib2html du projet Vista de l'IRISA-INRIA Rennes