Vous êtes ici

CAIRN

Responsable: Olivier SENTIEYS

Systèmes sur puce reconfigurables : architectures, algorithmes et compilation.

Étudie l'architecture des systèmes sur puces intégrant des accélérateurs de calcul dédiés ou reconfigurables, tant d'un point de vue des concepts matériels et logiciels que des méthodes de conception ou de synthèse de haut-niveau.

L'équipe CAIRN a pour objectif d'étudier l'architecture des systèmes sur puces intégrant des accélérateurs de calcul dédiés ou reconfigurables, tant d'un point de vue des concepts matériels et logiciels que des méthodes de conception, de la compilation ou de la parallélisation automatique.

Les contraintes de performance et d'efficacité énergétique des systèmes embarqués actuels nécessitent l'utilisation massive d'accélérateurs matériels dédiés associés aux architectures plus classiques de multi-processeurs sur puce. Dans Cairn, nous favorisons l'utilisation de matériel reconfigurable, i.e. des structures matérielles dont l'organisation peut changer avant ou même pendant l'exécution. Ces systèmes sur puce reconfigurables offrent de hautes performances à un faible coût énergétique, tout en préservant un fort niveau de flexibilité. Le groupe étudie ces systèmes sur puce selon trois angles: (i) l'invention et la conception de nouvelles architectures reconfigurables en mettant l'accent sur la conception d'opérateurs flexibles, la gestion de la reconfiguration dynamique et la faible consommation d'énergie. (ii) le développement de flots de conception (compilation, parallélisation, synthèse matérielle) depuis des spécifications de haut niveau. (iii) l'interaction algorithmes - architectures pour nos principaux domaines d'application (communications sans fil et optique, réseaux de capteurs sans fil, vidéo et sécurité).

Axes de recherche

  • Conception d'architectures reconfigurables et d'accélérateurs matériels
    • Conception et gestion des architectures reconfigurables
    • Architectures reconfigurables pour le codage vidéo
    • Architectures ultra-faible consommation
    • Arithmétique des ordinateurs
    • Matériel et logiciel pour la cryptographie et la sécurité
  • Compilation et synthèse pour plateformes reconfigurables 
    • Analyse et transformations de programmes selon le modèle polyédrique
    • Augmentation du jeu d'instructions d'un processeur embarqué
    • Conversion automatique virgule flottante vers virgule fixe
    • Méthode de conception pour la radio reconfigurable
  • Interaction algorithmes architectures
    • Communications optiques à très haut débit
    • Réseaux de capteurs sans fil
    • Protocoles coopératifs pour les réseaux sans fil
Créée le : 01/01/2009
Établissements de rattachement : Université de Rennes 1, Inria, CNRS, ENS Rennes
Localisation : Rennes (35) et Lannion (22)