 Génération
logicielle d'aléa non prévisible à très
haut débit
Localisation : Irisa, Rennes
Equipe(s) : Caps
Responsable : André Seznec (tél. direct :
02 99 84 73 36, email : seznec@irisa.fr)
De nombreuses applications de cryptographie nécessitent
un générateur d'aléa non prévisible
(c-à-d irreproductible). En dehors de source physique pouvant
générer cet aléa, les solutions logicielles
actuelles fournissent un débit de quelques dizaines d'octets
par seconde.
La complexité extraordinaire de l'état interne des
microprocesseurs superscalaires hautes performances ( mémoire
cache, exécution dans le désordre, prédicteur
de branchement, TLBs, ..) a conduit les constructeurs à fournir
aux utilisateurs des mécanismes matériels (compteurs
de cycle, ...) permettant de monitorer les performances. L'utilisation
de ces mécanismes permet d'écrire des programmes dont
le résultat est dépendant de l'état interne
précis du processeur, or cet état interne n'est pas
accessible de l'extérieur.
Le but de l'étude est d'explorer l'utilisation de cette
complexité et inaccessibilité pour développer
des générateurs logiciels d aléa non prévisibles
permettant de délivrer plusieurs millions d'octets par seconde,
soit un saut quantitatif de plusieurs ordres de grandeurs en débit
par rapport aux méthodes actuelles. Le second volet de la
thèse consistera à proposer de nouveaux protocoles
de cryptage utilisant ces générateurs haut débit.
Le candidat s'appuiera sur les compétences en microarchitecture
du projet CAPS de l INRIA Rennes et les compétences en cryptographie
du projet CODES de l INRIA Rocquencourt.
|
