formation par la recherche / formation doctorale / enseignement, stages / sujets de thèses

Schémas de compilation sous contraintes

Localisation :Irisa, Rennes

Equipe Caps

Responsables : F. Bodin (tél. direct : 02 99 84 73 32, email : bodin@irisa.fr)

Mots-clés : Compilation, applications embarquées, optimisations de code.

Sujet : Les applications embarquées hautes performances posent de nouveaux challenges pour la production de codes optimisés. La taille et les fonctionnalités des applications s'accroissent rapidement tandis que les processeurs enfouis intègrent le parallélisme d'instructions (VLIW) et des mémoires caches. Un compilateur optimisant joue maintenant un rôle clé dans la chaîne de développement. Les optimisations permettant d'exploiter le parallélisme d'instructions provoquent en général un accroissement significatif du volume du code.

Aborder cette problématique remet en cause la structure même des compilateurs classiques. Ceux-ci ne permettent pas un contrôle fin des interactions entre optimisations au niveau du code source et au niveau du code machine. En effet, les optimisations, offertes par des compilateurs standards, sont appliquées localement (par exemple sur chaque boucle indépendamment des autres) alors que les contraintes pour les applications enfouies (taille de code, temps de réponse bornés, etc.) sont globales.

L'objectif de la thèse proposée est d'étudier les schémas de compilation qui permettent de respecter/optimiser des contraintes globales en prenant en compte les interactions entre les diverses optimisations appliquées à un code.