Vous êtes ici

Séminaire sécurité des systèmes électroniques embarqués

Date: 
Vendredi, 4. novembre 2016 -
10:30 - 12:30
Département: 
Orateur: 
Assia TRIA et David LUBICZ
Lieu: 
IRISA Rennes - Campus de Beaulieu, 263 Av. du général Leclerc, Entrée bât 12F, Salles Pétri-Turing

4 novembre 2016

10h30-11h30

Assia TRIA (CEA-TECH PACA)

Hack de carte bleue : quand les truands lisent les rapports de recherche

Cette présentation montre comment des fraudeurs ont mis sur le terrain des cartes bleues falsifiées en s'inspirant d'une hypothétique attaque contre des cartes à puce bancaires. En effet, en 2010, le professeur Ross Anderson, de l'Université de Cambridge décrit dans une publication une attaque « man in the middle », ou plus exactement « MCU in the middle », assortie d'une preuve de concept (PoC). Mais si le PoC de l'équipe de Cambridge nécessitait assez d'électronique pour justifier l'usage d'un sac transportant l'électronique, celui des faussaires de monnaie plastique n'utilisait qu'un microcontrôleur et une mémoire I2C, le tout inséré en sandwich entre la véritable « puce » de la carte de crédit à pirater et les contacts CP8 chargés de l'interface avec le distributeur. L'exploit est d'autant plus impressionnant d'ingéniosité que les détrousseurs de DAB ont sévi en 2011, un an à peine après la communication publique de l'exploit Anglais.

 

11h30-12h30

David Lubicz (DGA-IRMAR)

Conception et évaluation d'un générateur d'aléa physique embarquable dans un composant électronique

Dans cet exposé nous décrivons les éléments de conception essentiels d'un générateur d'aléa physique que l'on peut embarquer dans un composant électronique basé sur la technologie CMOS. Sur la base de ces éléments, nous décrivons une démarche de conception, de validation et des tests destinée à garantir la sécurité des générateurs d'aléa pour un usage en cryptographie. Nous illustrons notre démarche avec une structure classique de générateur à base d'anneaux d'oscillateurs. Nous abordons enfin des questions ouvertes liées à l'amélioration de la fiabilité et de la performance des générateurs d'aléa.

----------------------------------------------------------------------

Prochaines séances (exposé(s) confirmé(s)) :

2 décembre 2016, salle Petri/Turing

  • 10h30-11h30
    Paolo Maistri ( TIMA Laboratory, Univ. Grenoble Alpes/CNRS )
    Hardware Design of Error Detection Schemes for Symmetric Ciphers
  • 11h30-12h30
    Franck Courbon ( Computer Laboratory, University of Cambridge )
    Scanning Electron Microscopy for fast, low-cost, automated & efficient Hardware Trojan detection and FLASH/EEPROM reverse engineering

----------------------------------------------------------------------

Autres annonces et calendrier : http://securite-elec.irisa.fr/