TEA

Responsable d'équipe
Jean-Pierre TALPIN (Chercheur Inria)

Tim, Events and Architectures

L’architecture logicielle est un artefact de conception au croisement de plusieurs points de vue systèmes: il s’agit de logiciel, embarqué sur une architecture matérielle, connecté à l’environnement physique au moyen de capteurs et d’actuateurs. Le temps se perçoit de manière différente depuis chacun de ses points d’observation: il est discret et événementiel dans le logiciel, discret et temporisé (périodique, multi-périodique) dans le matériel, continu en physique. De plus, les langages de modélisation et de programmation usuellement utilisé pour spécifier les composants logiciels, matériels et physiques d’un système altèrent significativement cette perception du temps.  Habituellement, la représentation, le calcul, la mesure du temps est spécifique à un point de vue, à la résolution d’un problème de conception particulier: la simulation, le profilage, la contrôlabilité, l’analyse de performances, d’ordonnançabilité, la parallélisation, ou le prototypage virtuel.  Le but du projet TEA (temps, événements et architectures) est de définir un cadre sémantique et analytique permettant de raisonner  sur le temps, la composition, l’intégration dans les systémes cyber-physiques pour ensuite mettre en pratique ces résultats en revisitant l’état de l’art en analyse, en vérification et en synthèse, mettant à profit la compositionnalité obtenue.

Thèmes de recherche

Le temps dans la conception d’un système

  • Algèbres et calculs pour modéliser le temps de domaines logiques, discrets et continus
  • Relations d’abstraction et de raffinement entre domaines de temps
  • Théorie des types par raffinnement, systèmes de modules, algèbres de contrats et d’interfaces
  • Vérification de propriétés temporelles quantitative et synthèse (e.g. d’ordonnanceurs)
  • Raisonnement logique et quantitatif (SAT/SMT) pour l’analyse, la vérification, la synthèse
  • Interprétation abstraite, inférence de types, analyse statique, vérification, preuve
  • Synthèse de contrôleur et d’ordonnanceurs

Outil d’aide à la conception

 

  • ADFG: A versatile scheduler analysis and synthesis tool for SDF/CSDF implementing abstraction-refinement: ADFG
  • Polychrony on Polarsys: an Eclipse IWG Polarsys project for polychronous modeling, analysis and code generation
Date de création
01/01/2014
Etablissements de rattachement
Inria, CNRS
Localisation
Campus de Beaulieu, RENNES
Rapports d'activité
Fichier attaché Taille
tea2019.pdf 432.39 Ko
tea2018.pdf 434.61 Ko
tea2017.pdf 626.65 Ko