Publications 1998

Articles de journaux

1. D. Lavenier. Speeding up genome computations with a systolic accelerator.  SIAM news, 31(8):1-7, Octobre 1998.

Chapitres de livre

1. T. Gautier, P. Le Guernic, P. Quinton, S. Rajopadhye, T. Risset, I. Smarandache. Projet Cairn : conception d'architectures à partir de Signal et Alpha.  in Collection Technique et scientifique des Télécommunications, Chapitre 5, Eyrolles, 1998.

Conférences Internationales

1. R. Andonov, S. Rajopadhye, N. Yanev. Optimal Orthogonal Tiling.  Fourth International Euro-Par Conference, D. Pritchard, J. Reeve (eds.), pages 480-490, Southampton, UK, Septembre 1998.
2. S. Balev, P. Quinton, S. Rajopadhye, T. Risset. Linear Programming Models for Scheduling Systems of Affine Recurrence Equations: A Comparative Study.  SPPA-98: Tenth ACM Symposium on Parallel Algorithms and Architectures, pages 250-258, Puerto Vallarta, Mexique, Juin 1998.
3. E. Fabiani, D. Lavenier, L. Perraudeau. Loop Parallelization on a Reconfigurable Coprocessor.  WDTA'98: Workshop on Design, Test and Applications, Dubrovnik, Juin 1998.
4. D. Lavenier, Y. Saouter. Computing Goldbach partitions using pseudo-random bit generator operators on a FPGA systolic array.  FPL'98: Eight International Workshop on Field Programmable Logic and Applications, Tallin, Septembre 1998.
5. A. Mozipo, D. Massicote, P. Quinton, T. Risset. Automatic Synthesis of a Parallel Architecture for Kalman Filtering using MMAlpha.  International Conference on Parallel Computing and Electrical Engineering (Parelec'98), Technical University of Byalystok, pages 201-205, Byalystok, Pologne, Septembre 1998.
6. P. Quinton. Conception de systèmes complets sur des circuits intégrés.  CARI'98, M. Tchuente (ed.), Presses universitaires de Dakar, INRIA, Dakar, Sénégal, Octobre 1998.

Conférences Nationales

1. F. Charot, G. Le Fol, V. Messé. Modélisation de processeurs spécialisés programmables pour l'adéquation application/architecture/compilateur.  Journées Adéquation Algorithme Architecture en traitement du signal et images, Saclay, Janvier 1998.
2. E. Fabiani. L'implantation de réseaux réguliers sur circuits reconfigurables.  10èmes rencontres francophones du parallélisme (RenPar '10), pages 137-140, Strasbourg, Juin 1998.
3. V. Messé, F. Charot, G. Le Fol. Environnement de construction de compilateurs pour le raffinement de processeurs spécialisés programmables.  10èmes Rencontres Francophones du Parallélisme des Architectures et des Systèmes, Strasbourg, Juin 1998.

Rapports de recherche

1. F. Charot, G. Le Fol, V. Messé. Programmable Processor Modeling for Retargetable Compiler Design and Architecture Exploration.  Rapport de Recherche IRISA, No1167, Janvier 1998.
2. D. Lavenier, L. Perraudeau. Reconfigurable Co-Processors: from Nested Loops to FPGA Systolic Arrays.  Rapport de Recherche Dagstuhl, No201, Février 1998.

Divers

1. F. Charot. Projet MOCAT : rapport final du projet régional MOCAT.  Octobre 1998.
2. F. Charot, F. Djieya, C. Wagner. Rapport du lot 1 : outils de spécification de systèmes.  Convention Cnet 97 1B 546. Méthodes de spécification pour la conception d'architectures de contrôle de trafic en ATM, Octobre 1998.

---

Les documents contenus dans ces répertoires sont rendus disponibles par les auteurs qui y ont contribué en vue d'assurer la diffusion à temps de travaux savants et techniques sur une base non-commerciale. Les droits de copie et autres droits sont gardés par les auteurs et par les détenteurs du copyright, en dépit du fait qu'ils présentent ici leurs travaux sous forme électronique. Les personnes copiant ces informations doivent adhérer aux termes et contraintes couverts par le copyright de chaque auteur. Ces travaux ne peuvent pas être rendus disponibles ailleurs sans la permission explicite du détenteur du copyright.

---

Webmaster : cosi_webmaster@irisa.fr Ces pages sont créées automatiquement par le programme bib2html du projet Vista de l'IRISA-INRIA Rennes