On remarque que la tendance est à une latence courte des instructions flottantes, malgré des fréquences d'horloge très élevées. En particulier, des efforts ont été faits afin d'obtenir des latences acceptables sur les opérations longues, traditionnellement sacrifiées sur les microprocesseurs des générations précédentes : division et racine carrée.
Les performances potentielles des unités flottantes des deux microprocesseurs RISC, MIPS R10000 et UltraSPARC, sont largement supérieures à celle de l'unité flottante du PentiumPro. Le choix effectué dans le PentiumPro de ne lancer qu'une instruction flottante par cycle est un avatar du jeu d'instructions xxx86. La disponibilité (pour le compilateur) d'uniquement huit registres flottants gérés en pile ne permet pas d'obtenir des codes où le ratio opérations flottantes/accès à la mémoire soit équilibré. Une deuxième unité flottante serait donc relativement peu utilisée.