Les bus système des trois microprocesseurs étudiés présentent de grandes similitudes. Ainsi ils sont tous les trois à transactions imbriquées pour obtenir un débit effectif très élevé, et ont une horloge découplée de l'horloge du microprocesseur.
On notera cependant certaines différences majeures. Ainsi le bus du MIPS R10000 est multiplexé entre adresses et données. L'UltraSPARC utilise un seul bus de données pour son cache secondaire et l'interface système (limitant ainsi le nombre de broches du composant) mais requiert deux tampons (UDBs) pour son interface système. On note aussi que le bus système de l'UltraSPARC a potentiellement un débit deux fois plus élevé que le bus système du PentiumPro et du MIPS R10000 (bus de 128 bits au lieu de 64 bits).
Le bus système du PentiumPro (large bande passante, support multiprocesseur, mécanisme de détection et correction d'erreurs) le rapproche de plus en plus des microprocesseurs haut de gamme RISC et devrait permettre à Intel à terme de pénétrer le marché des serveurs et des machines de traitements graphiques.