Next:
List of Tables
Up:
Etude des Architectures des
Previous:
Contents
List of Figures
Fenêtres de registres
Format I-type du MIPS R10000
Format J-type du MIPS R10000
Format R-type du MIPS R10000
Format des instructions d'appel de procédure de l'UltraSPARC
Formats des instructions de branchement de l'UltraSPARC
Formats des instructions mémoire, arithmétiques et logiques de l'UltraSPARC
Formats des instructions de traitements d'images de l'UltraSPARC
Format des instructions du PentiumPro
Vue générale du MIPS R10000
Vue générale de l'UltraSPARC
Vue générale du PentiumPro
Pipeline du MIPS R10000
Pipeline de l'UltraSPARC
Fichier de registres en trois dimensions
Pipeline du PentiumPro
Unité entière de l'UltraSPARC
Chargement des instructions dans le MIPS R10000
Unité de préchargement et de lancement de l'UltraSPARC
Unité de chargement et de décodage du PentiumPro
Algorithme de prédiction de branchement du MIPS R10000
Structure du cache d'instructions
Les trois types de dépendance de données
Renommage de registres
Renommage de registres sur le MIPS R10000
Format des nombres flottants : norme IEEE 754
Unité flottante du MIPS R10000
Unité flottante de l'UltraSPARC
Cache non-bloquant
Hiérarchie mémoire du MIPS R10000
Sous-système autour d'un microprocesseur UltraSPARC
Tampons pour les
loads
et les
stores
de l'UltraSPARC
Espace d'adressage virtuel en mode utilisateur du MIPS R10000
Espace d'adressage virtuel en mode superviseur du MIPS R10000
Espace d'adressage virtuel en mode noyau du MIPS R10000
Mécanisme de traduction d'adresses du MIPS R10000 (pages de 4 Koctets)
Mécanisme de traduction d'adresses de l'UltraSPARC (pages de 4 Koctets)
Schéma explicatif des mécanismes de traduction d'adresse
Modèle de mémoire uniforme du PentiumPro
Modèle de mémoire uniforme protégée du PentiumPro
Modèle de mémoire segmentée du PentiumPro
Mécanisme de traduction d'adresse du PentiumPro
Interface système du MIPS R10000
L'UltraSPARC et le système
Le PentiumPro et le système
Exemple de transactions imbriquées sur le bus du PentiumPro
Diagramme des transitions du protocole de cohérence de caches du MIPS R10000
Diagramme des transitions du protocole de cohérence de caches de l'UltraSPARC
Système multiprocesseur utilisant un bus de grappe
Système multiprocesseur utilisant une interface externe
Système multiprocesseur à base d'UltraSPARCs
Système multiprocesseur utilisant quatre PentiumPro
